特許

J-GLOBAL ID：200903093838585586

可変遅延回路

発明者： 青嶌 新治
出願人/特許権者： ヤマハ株式会社
代理人 (1件)： 加藤 邦彦 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-019498
公開番号（公開出願番号）：特開平6-216705
出願日： 1993年01月12日
公開日（公表日）： 1994年08月05日
要約：

【要約】【目的】 CMOSゲート回路を用いた可変遅延回路において、温度による遅延時間の変動を抑えて、遅延時間の制御精度を向上させる。【構成】 リング発振器22はCMOS回路10で構成され、PLL制御により温度変動の影響を受けることなく高精度に発振周波数が制御される。可変遅延回路を構成するCMOSゲート縦列接続回路11は、リング発振器22と同一基板20上に構成され、リング発振器22の動作電圧を共用して動作する。可変分周器26の分周比Nを変化させるとリング発振器22の動作電圧が変化してその発振周波数が変化し、この動作電圧を共用しているCMOSゲート縦列接続回路12の遅延時間が分周比Nに対応した値に高精度に制御される。

請求項（抜粋）：

CMOSゲート回路を複数段縦列接続して構成され、二値化信号を入力して、CMOSゲート回路自身の信号遅延特性を利用して各段で順次遅延して出力するCMOSゲート縦列接続回路と、このCMOSゲート縦列接続回路と同等の環境に置かれたCMOSゲート回路を縦列接続しその出力を入力側に帰還して構成されるリング発振器と、基準周波数を安定発振する基準発振器と、前記リング発振器および基準発振器のうちの少くとも一方の出力側に配される可変分周器と、少くとも一方が前記可変分周器を経た前記リング発振器および前記基準発振器の出力を位相比較する位相比較器と、少くとも一方が前記可変分周器を経た前記リング発振器および前記基準発振器の出力の位相関係が所定の状態となるように前記リング発振器の動作電圧を制御するリング発振器制御手段と、このリング発振器の前記動作電圧に基づいて前記CMOSゲート縦列接続回路の動作電圧を制御するCMOSゲート縦列接続回路制御手段とを具備してなる可変遅延回路。