特許

J-GLOBAL ID：200903093842578128

不均等メモリ・アクセス・システム内で無効化トランザクションの衝突によって生じるライブロックを避けるための方法およびシステム

発明者： ゲアリー・デール・カーペンター ,  マーク・エドワード・ディーン ,  デービッド・ブライアン・グラスコ
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレ-ション
代理人 (1件)： 坂口 博 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-045824
公開番号（公開出願番号）：特開2000-250882
出願日： 2000年02月23日
公開日（公表日）： 2000年09月14日
要約：

【要約】【課題】 不均等メモリ・アクセス・システム内で無効化トランザクションの衝突によって生じるライブロックを避けるための方法を提供すること。【解決手段】 NUMAコンピュータ・システムは、相互接続に結合された少なくとも2つのノードを含む。この2つのノードがそれぞれ1つのローカル・システム・メモリを含む。第2ノードのプロセッサがキャッシュ・ラインを無効化するように要求するのとほぼ同時に、そのキャッシュ・メモリ内に格納されている前記キャッシュ・ラインのリモート・コピーを無効化するように第1ノードのプロセッサが行う要求に応答して、2つの要求のうちの一方が完了可能になる。可能になる要求は、コヒーレンス時に、一般にはホーム・ノード側での再試行なしで完了する第1の要求である。その後で、2つの要求のうちの他方が完了可能になる。

請求項（抜粋）：

相互接続に結合された少なくとも2つのノードを含み、前記少なくとも2つのノードがそれぞれローカル・システム・メモリを含む、不均等メモリ・アクセス(NUMA)コンピュータ・システムにおいて無効化トランザクションの衝突によって生じるライブロックを避けるための方法であって、第2ノードのプロセッサがキャッシュ・ラインを無効化するように要求するのとほぼ同時に、前記キャッシュ・ラインを無効化するように第1ノードのプロセッサが要求するのに応答して、前記2つの要求のうちの一方を完了可能にするステップを含み、ここで前記可能になる要求が、再試行の必要なくコヒーレンス点に達するための第1の要求であり、その後で、前記2つの要求のうちの他方を完了可能にするステップを含む方法。

IPC (3件)：

G06F 15/177 682 ,  G06F 12/08 ,  G06F 12/08 310

FI (3件)：

G06F 15/177 682 J ,  G06F 12/08 E ,  G06F 12/08 310 B

引用特許：

審査官引用 (1件)

• 共有メモリ型マルチプロセッサシステム
  公報種別：公開公報   出願番号：特願平7-102532   出願人：甲府日本電気株式会社