特許

J-GLOBAL ID：200903093866732535

半導体装置の製造方法

発明者： 神野 優志 ,  長尾 啓太
出願人/特許権者： 三洋電機株式会社 ,  鳥取三洋電機株式会社
代理人 (1件)： 芝野 正雅
公報種別：公開公報
出願番号（国際出願番号）：特願2001-350508
公開番号（公開出願番号）：特開2003-152190
出願日： 2001年11月15日
公開日（公表日）： 2003年05月23日
要約：

【要約】【課題】 半導体膜のパターニング後、急速熱アニールを行うと、絶縁基板が熱により歪み、半導体膜がアニール中に帯電し、放電する際に高電圧により静電破壊されていた。【解決手段】 本発明は、絶縁基板上に第1の膜を形成する工程と、前記第1の膜の不要な領域を除去し、半導体装置となる複数の島状領域と、絶縁基板の外周部分上で島状領域を囲む領域に第1の変質吸収領域とを形成する工程と、少なくとも前記島状領域を覆ってゲート絶縁膜を形成する工程と、前記ゲート絶縁膜を覆ってゲート電極を形成する工程と、前記島状領域に不純物を注入する工程と、前記絶縁基板を移動させながら、アニールを行い、前記不純物を活性化する工程とを有する半導体装置の製造方法である。この第1の変質吸収領域は、絶縁基板との収縮率の差により絶縁基板の熱による歪みを防ぎ、放電する際の導電体との接触部分となり、前記島状領域の静電破壊を防ぐことができる。

請求項（抜粋）：

絶縁基板上に第1の膜を形成する工程と、前記第1の膜の不要な領域を除去し、半導体装置となる複数の島状領域と、絶縁基板の外周部分上で島状領域を囲む領域に第1の変質吸収領域とを形成する工程と、前記絶縁基板を移動させながら、アニールを行い、第1の膜を変質させて第2の膜を形成する工程とを有することを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 29/786 ,  H01L 21/265 602 ,  H01L 21/336

FI (5件)：

H01L 21/265 602 B ,  H01L 29/78 623 A ,  H01L 29/78 612 D ,  H01L 29/78 627 G ,  H01L 29/78 627 F

Fターム (25件)：

5F110AA22 ,  5F110AA26 ,  5F110BB02 ,  5F110CC02 ,  5F110CC03 ,  5F110CC07 ,  5F110DD02 ,  5F110DD13 ,  5F110DD14 ,  5F110DD17 ,  5F110DD30 ,  5F110EE03 ,  5F110EE04 ,  5F110EE44 ,  5F110FF02 ,  5F110FF03 ,  5F110FF09 ,  5F110FF30 ,  5F110GG02 ,  5F110GG13 ,  5F110GG45 ,  5F110HJ23 ,  5F110PP03 ,  5F110PP35 ,  5F110QQ11