特許

J-GLOBAL ID：200903093885388640

通信装置

発明者： 岩瀬 一夫 ,  紅林 毅 ,  沢田 朋一
出願人/特許権者： 株式会社デンソー
代理人 (1件)： 足立 勉
公報種別：公開公報
出願番号（国際出願番号）：特願平11-173039
公開番号（公開出願番号）：特開2000-332800
出願日： 1999年06月18日
公開日（公表日）： 2000年11月30日
要約：

【要約】【課題】 マスタ装置が、初期化のために所定時間ロウレベルとなる高速初期化信号を送信し、スレーブ装置は、その高速初期化信号のロウレベル時間が自己に対応する値であればマスタ装置とメッセージのやり取りを行うシリアル通信システムにおいて、上記スレーブ装置として用いるのに好適な通信装置を提供する。【解決手段】 スレーブ装置のマイコンは、論理0のスタートビットを検出してから通常通信時のストップビットのタイミングで起動される割込処理にて、今回受信したストップビット及びデータビットが全て論理0ならば(140:YES,150:YES )、高速初期化信号がロウレベルと判断して、カウンタLCの値を1インクリメントし(190 )、出力ポートOPから自己の受信端子へ微小時間αだけ論理1の信号を与えて(210〜230)、再度スタートビットが検出されるようにしている。このため、上記ロウレベル時間をカウンタLCの値として精度良く計測できる。

請求項（抜粋）：

マスタ装置とスレーブ装置とが通信線を介して接続され、前記マスタ装置は、前記スレーブ装置に対してデータを要求するために、所定数のデータビットの前後に論理0のスタートビットと論理1のストップビットとを付加してなる複数の単位ビット列により構成される要求メッセージを、前記通信線上に送信し、前記スレーブ装置は、前記通信線上の前記スタートビットを検出すると、その後、前記ストップビットの到来タイミングで割込処理を起動させて、該割込処理により前記単位ビット列を受信すると共に、前記要求メッセージを構成する全ての単位ビット列を受信すると、その要求メッセージに対して、複数の前記単位ビット列により構成される応答メッセージを、前記通信線上に送信するように構成され、更に、前記マスタ装置は、前記各メッセージをやり取りすべき通信対象のスレーブ装置を選択するために、1周期が予め定められた第1時間であると共に、前記通信対象のスレーブ装置に対応して定められた第2時間だけ論理1のレベルから論理0のレベルとなり、次いで前記第1時間から前記第2時間を引いた時間だけ論理1のレベルとなる高速初期化信号を、前記通信線上に送信し、前記スレーブ装置は、前記高速初期化信号が論理0のレベルである時間を計測して、その計測した時間が自己に固有の規格範囲内である場合に、前記マスタ装置と前記各メッセージのやり取りを行うように構成されたシリアル通信システムにおいて、前記スレーブ装置として用いられる通信装置であって、当該通信装置は、前記高速初期化信号が論理0のレベルである時間を計測するための手段として、前記割込処理によって受信された前記単位ビット列に、そのストップビットが論理1でないときに成立するフレーミングエラーが発生しているか否かを判定し、該フレーミングエラーが発生している場合に、前記高速初期化信号が論理0のレベルであると判定するレベル判定手段と、該レベル判定手段によって前記高速初期化信号が論理0のレベルであると判定されると、次の前記単位ビット列のストップビットの到来タイミングで前記割込処理を再起動させる割込再起動手段と、該割込再起動手段による前記割込処理の再起動回数を、前記高速初期化信号が論理0のレベルである時間として計測する再起動回数計測手段と、を備えたことを特徴とする通信装置。

Fターム (8件)：

5K032AA04 ,  5K032BA06 ,  5K032CA15 ,  5K032CD05 ,  5K032DA01 ,  5K032DB23 ,  5K032DB28 ,  5K032EA07