特許
J-GLOBAL ID:200903093920285167
演算処理装置
発明者:
,
出願人/特許権者:
代理人 (1件):
佐藤 隆久
公報種別:公開公報
出願番号(国際出願番号):特願2000-024829
公開番号(公開出願番号):特開2001-216194
出願日: 2000年01月28日
公開日(公表日): 2001年08月10日
要約:
【要約】【課題】 小規模かつ安価な製造コストで、画像データなどのデータ量の大きなデータを高速に処理できる演算処理装置を提供する。【解決手段】 データバッファメモリ15は、ストリームデータを記憶する第1の記憶領域と、ピクチャデータを記憶する第2の記憶領域とを有し、第1の記憶領域とCPU10との間でFIFO方式でストリームデータを入出力する。第1の記憶領域および第2の記憶領域のサイズは、制御レジスタの値に基づいて変更可能である。画像データ以外のデータは、2次キャッシュメモリ13およびデータキャッシュメモリ12を介して、CPU10と外部メモリ14との間で転送される。
請求項(抜粋):
データおよびストリームデータを用いて演算処理を行う演算処理回路と、前記演算処理回路との間で前記データを入出力する第1のキャッシュメモリと、主記憶装置と前記第1のキャッシュメモリとの間に介在する第2のキャッシュメモリと、前記主記憶装置と前記演算処理回路との間に介在し、少なくとも一部の記憶領域が前記ストリームデータを入力順で出力する記憶回路とを有する演算処理装置。
IPC (4件):
G06F 12/08
, G06F 13/16 520
, G06T 1/60
, H04N 5/907
FI (9件):
G06F 12/08 G
, G06F 12/08 F
, G06F 12/08 U
, G06F 12/08 W
, G06F 13/16 520 C
, H04N 5/907 B
, G06F 15/64 450 D
, G06F 15/64 450 G
, G06F 15/64 450 E
Fターム (25件):
5B005JJ12
, 5B005LL15
, 5B005MM05
, 5B005MM21
, 5B005NN01
, 5B005NN12
, 5B005UU32
, 5B005UU42
, 5B047CB25
, 5B047EA07
, 5B047EB02
, 5B047EB12
, 5B047EB17
, 5B060AC07
, 5B060AC13
, 5B060AC18
, 5C052AA17
, 5C052CC11
, 5C052DD10
, 5C052GB01
, 5C052GB06
, 5C052GE01
, 5C052GE04
, 5C052GE05
, 5C052GF04
前のページに戻る