特許
J-GLOBAL ID：200903093923545259
半導体メモリ装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
大塚 康徳 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-318074
公開番号（公開出願番号）：特開平5-226340
出願日： 1992年11月27日
公開日（公表日）： 1993年09月03日
要約：
【要約】【目的】 本発明は、半導体メモリ装置における特にチップ内のメモリアレイブロックの周辺回路の各信号線の配置方法に関し、チップ内のメモリアレイブロック内または/およびメモリアレイブロックの周辺回路の各信号線グループから発生するノイズの問題を解決することによってチップの誤動作を防止する等により、結果的に半導体メモリ装置の信頼性を向上させる。【構成】 所定の信号線の遷移動作時に、隣接する他の信号線が影響を受けてグリッチのような現象を発生してしまってチップの誤動作を招来するので、本発明は各信号線の間に所定の遮蔽用の配線を挿入することによって、相互に隣接する信号線間の結合キャパシタンスによるノイズの伝達経路を遮断し、チップ内のメモリアレイブロックの周辺回路において各信号線から発生されるノイズの問題を解決し、また第1信号線グループと第2信号線グループとの間のノイズの経路をも遮断する。
請求項（抜粋）：
相互に隣接する第1および第2信号線の間にノイズ遮蔽用の第3の配線を挿入した状態で信号線が配置されていることを特徴とする半導体メモリ装置。
IPC (3件)：
H01L 21/3205
, H01L 27/04
, H01L 27/10 491
