特許
J-GLOBAL ID：200903093928158091
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
松隈 秀盛
公報種別：公開公報
出願番号（国際出願番号）：特願平8-306698
公開番号（公開出願番号）：特開平10-150146
出願日： 1996年11月18日
公開日（公表日）： 1998年06月02日
要約：
【要約】【課題】 容量素子を有する半導体装置において、容量素子の絶縁膜を薄くして容量の値を大きくし、かつ耐圧を充分に確保した半導体装置をより少ない工程で製造できる半導体装置の製造方法を提供する。【解決手段】 下部電極2を覆って形成した第1の層間絶縁膜4上に下部電極2の部分を除いてレジスト層5を形成した後、エッチバックを行い、第2の層間絶縁膜7を介して、又は残った第1の層間絶縁膜4を介して、下部電極2と対向する上部電極8を形成して容量素子10を形成する。
請求項（抜粋）：
基板上に下部電極を覆って第1の層間絶縁膜を形成する工程と、上記第1の層間絶縁膜上に上記下部電極に対応する部分を除いてレジスト層を形成した後、エッチバックを行う工程と、第2の層間絶縁膜を介して上記下部電極と対向する上部電極を形成して容量素子を形成する工程を有することを特徴とする半導体装置の製造方法。
IPC (2件)：
前のページに戻る
