特許
J-GLOBAL ID：200903093930827316
パワーオンリセット信号発生回路及びパワーオンリセット信号発生回路を有する半導体集積回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
石田 敬 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-220076
公開番号（公開出願番号）：特開平8-084058
出願日： 1994年09月14日
公開日（公表日）： 1996年03月26日
要約：
【要約】【目的】 本発明は、電源電圧が低くても高精度で安定して動作するパワーオンリセット回路が実現を目的とする。【構成】 電源電圧VCCが正確な第1レベルに達した時に出力信号が切り換わるが、電源電圧が第1レベルより低いレベルで出力信号が一時的に不正確になる第1コンパレータ1と、電源電圧が第2レベルに達した時に出力信号が切り換わるが、第2レベルが十分に正確でない第2コンパレータ2と、第1と第2コンパレータの出力を合成する合成回路3とを備え、電源電圧VCCが第1レベルに達した時に初めて出力信号が切り換わるパワーオンリセット信号発生回路において、第2コンパレータ2の第2レベルは、第1コンパレータ1内部の信号により、第1レベルより低くなるように制御される。
請求項（抜粋）：
電源電圧(VCC)が正確な第1の所定のレベルに達した時に出力信号が切り換わるが、電源電圧(VCC)が前記第1の所定のレベルより低いレベルである時に前記出力信号が一時的に不正確になる第1コンパレータ(1)と、前記電源電圧(VCC)が第2の所定のレベルに達した時に出力信号が切り換わるが、前記第2の所定のレベルが十分に正確でない第2コンパレータ(2)と、前記第1コンパレータ(1)と前記第2コンパレータ(2)の出力を合成する合成回路(3)とを備え、前記電源電圧(VCC)が前記第1の所定のレベルに達した時に初めて出力信号が切り換わるパワーオンリセット信号発生回路において、前記第2コンパレータ(2)の前記第2の所定のレベルは、前記第1コンパレータ(1)内部の信号により、前記第1の所定のレベルより低くなるように制御されることを特徴とするパワーオンリセット信号発生回路。
IPC (2件)：
前のページに戻る
