特許

J-GLOBAL ID：200903093948654133

半導体装置の製造方法

発明者： 川上 俊夫
出願人/特許権者： 株式会社リコー
代理人 (1件)： 野口 繁雄
公報種別：公開公報
出願番号（国際出願番号）：特願2002-015339
公開番号（公開出願番号）：特開2003-218144
出願日： 2002年01月24日
公開日（公表日）： 2003年07月31日
要約：

【要約】【課題】 ウェハレベルパッケージの製造方法において、封止樹脂を形成した後の半導体ウェハの反りを低減させる。【解決手段】 複数の半導体素子が形成刺されたシリコンウェハ1上にボンディングパッド3、最終絶縁層5、再配線層7及びメタル・ポスト9を形成した後(A)、封止樹脂11を形成する(B)。封止樹脂11が形成された後のシリコンウェハ1には封止樹脂11の収縮に起因して大きな反りが発生している。後工程であるシリコンウェハ1から半導体チップを切り出す工程における切断線上の領域の封止樹脂11を除去して封止樹脂11に切込み11aを形成する(C)。封止樹脂11に切込み11aを形成することにより、封止樹脂11の収縮に起因するシリコンウェハ1への応力を緩和することができ、シリコンウェハ1の反りを低減させることができる。

請求項（抜粋）：

ウェハ状態で樹脂封止を行なう工程を含む半導体装置の製造方法において、以下の工程(A)から(D)を含むことを特徴とする半導体装置の製造方法。(A)複数の半導体チップが形成された半導体ウェハの一表面に封止樹脂を形成する工程、(B)前記封止樹脂に切込みを形成する工程、(C)前記半導体ウェハに形成された前記半導体チップの試験を行なう工程、(D)前記半導体ウェハから前記半導体チップを切り出す工程。

IPC (5件)：

H01L 21/56 ,  H01L 21/301 ,  H01L 21/66 ,  H01L 23/12 501 ,  H01L 23/12

FI (6件)：

H01L 21/56 R ,  H01L 21/66 B ,  H01L 23/12 501 C ,  H01L 23/12 501 F ,  H01L 23/12 501 P ,  H01L 21/78 L

Fターム (6件)：

4M106AA01 ,  4M106BA01 ,  5F061AA01 ,  5F061BA07 ,  5F061CA05 ,  5F061CB13