特許

J-GLOBAL ID：200903093977156320

除算処理方式

発明者： 粕谷 智巳 ,  峯岸 孝行
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 宮園 純一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-134254
公開番号（公開出願番号）：特開平5-150951
出願日： 1992年04月27日
公開日（公表日）： 1993年06月18日
要約：

【要約】【目的】 回路規模が大きく処理速度も遅い通常のデジタル乗算器を用いずに、小さい回路規模で実現でき処理速度の速い除算器を得る。【構成】 シフトレジスタ1を用いて除数を(被除数の桁数-2)だけ左にシフトすることにより第1回目の商の予測値に除数を乗じた値を得た後、比較器4による比較において、加算器3の出力より被除数の方が小さい場合は、より小さな値を商として予測し、大きい場合は、より大きな値を商として予測し、加算器3の出力と被除数とが等しくなるまで、この処理を繰り返すことにより、商を求める。

請求項（抜粋）：

除数をシフトするシフト回路を用いて、商の予測値に除数を乗じた値を得る乗算手段と、この乗算手段の出力と被除数とを比較する比較手段とを有し、上記シフト回路を用いて除数を被除数の桁数によって決まるビット数分左にシフトすることにより第1回目の商の予測値に除数を乗じた値を得た後、比較手段による比較において被除数の方が小さい場合は、より小さな値を商として予測し、大きい場合は、より大きな値を商として予測し、乗算手段の出力と被除数とが等しくなるまで、この操作を繰り返すことにより商を求めることを特徴とする除算処理方式。