特許

J-GLOBAL ID：200903093984004668

半導体記憶装置

発明者： 伊澤 哲夫 ,  江間 泰示
出願人/特許権者： 富士通株式会社
代理人 (1件)： 柏谷 昭司 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-225590
公開番号（公開出願番号）：特開平5-114710
出願日： 1991年09月05日
公開日（公表日）： 1993年05月07日
要約：

【要約】【目的】 本発明は半導体記憶装置に関し、BORAMに於いて、電位・検知増幅回路から遠くに配設されたメモリ・セルであってもC-レシオが高くならないようにし、読み出し不良が起こるのを防止することを目的とする。【構成】 1トランジスタ/1蓄積容量素子からなるメモリ・セルの複数個を含むブロックを備え、第一番目のメモリ・セルは一方の不純物拡散領域51 が蓄積電極81 に接続され且つ他方の不純物拡散領域4が電位検知・増幅回路に接続され、第二番目以下のメモリ・セル、例えば、第二番目のメモリ・セルは一方の不純物拡散領域52 が蓄積電極82 に接続され且つ他方の不純物拡散領域51 が隣接メモリ・セルの蓄積電極81 に接続され、全て直列に連なり、メモリ・セルの蓄積容量素子に於ける蓄積容量値が電位検知・増幅回路から離れるにつれ大きくなるよう構成する。

請求項（抜粋）：

一導電型半導体基板上に絶縁膜に依って画定された領域内に形成された一対の反対導電型不純物拡散領域及びチャネルを制御するゲート電極をもつ一個の転送トランジスタと一個の蓄積容量素子とからなるメモリ・セルの複数個を含むブロックを備え、前記ブロックに於ける第一番目のメモリ・セルは転送トランジスタの一方の不純物拡散領域が対応する蓄積容量素子の蓄積電極に接続され且つ他方の不純物拡散領域が電位検知・増幅回路に接続され、前記ブロックに於ける第二番目以下のメモリ・セルは転送トランジスタの一方の不純物拡散領域が対応する蓄積容量素子の蓄積電極に接続され且つ他方の不純物拡散領域が前記電位検知・増幅回路に近い側で隣接するメモリ・セルに於ける蓄積容量素子の蓄積電極に接続されて全てが直列に連なり、前記ブロックに於ける各メモリ・セルにそれぞれ対応する蓄積容量素子の蓄積容量値を前記電位検知・増幅回路から離隔するにつれて大きくしてあることを特徴とする半導体記憶装置。

IPC (2件)：

H01L 27/108 ,  H01L 27/04