特許

J-GLOBAL ID：200903093987556734

半導体装置の製造方法

発明者： 宮川 邦子
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 鈴木 章夫
公報種別：公開公報
出願番号（国際出願番号）：特願平9-003540
公開番号（公開出願番号）：特開平10-199829
出願日： 1997年01月13日
公開日（公表日）： 1998年07月31日
要約：

【要約】【課題】 Ti合金シリサイドの製造方法として、Ti合金をスパッタ成膜したサリサイドプロセスを用いると、合金種を変更する際にはTi合金ターゲットの変更が必要となり、生産性が低下する。【解決手段】 シリコン基板1にゲート酸化膜3、ポリシリコンゲート4、LDD拡散層5、ソース・ドレイン拡散層7からなるMOSトランジスタを形成し、全面にTi膜を形成してソース・ドレイン拡散層7とポリシリコンゲート4上をシリサイド化してTiシリサイド10を形成した後、このTiシリサイド9に対して合金種としてのWやTaをイオン注入し、その上でアニールを行ってイオン注入したWやTaをTiシリサイド10と反応させ、TiWxSiyやTiTaxSiy11を形成する。Ti合金のターゲットによるスパッタ成膜が不要となり、生産性が向上される。

請求項（抜粋）：

シリコン基板の拡散層上やポリシリコン上にTi膜を成膜する工程と、熱処理して前記Ti膜とシリコンとを反応させてTiシリサイドを形成する工程と、前記Ti膜の未反応の部分を除去する工程と、前記Tiシリサイドに対してTi以外の高融点金属をイオン注入する工程と、このイオン注入した高融点金属をTiシリサイドと反応させるためのアニール工程とを含むことを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/28 301 ,  H01L 21/265 ,  H01L 29/78 ,  H01L 21/336

FI (5件)：

H01L 21/28 301 T ,  H01L 21/265 Z ,  H01L 29/78 301 P ,  H01L 29/78 301 G ,  H01L 29/78 301 S