特許
J-GLOBAL ID：200903093996190971
半導体装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
木村 高久
公報種別：公開公報
出願番号（国際出願番号）：特願平7-018121
公開番号（公開出願番号）：特開平8-213545
出願日： 1995年02月06日
公開日（公表日）： 1996年08月20日
要約：
【要約】【目的】 多ピン化が可能で信頼性の高い半導体装置構造を提供することを目的とする。【構成】 本発明の半導体装置の特徴は、半導体チップ搭載部1と、前記半導体チップ搭載部1に搭載された第1の半導体チップ4と、前記第1の半導体チップ4の表面の一部の領域を露呈せしめるように、前記第1の半導体チップ表面に絶縁膜を介して積層された第2の半導体チップ7と、前記領域に絶縁膜14を介して形成された回路パターン8と、前記第1の半導体チップに接続せしめられる複数のインナ-リ-ド3と、各インナ-リ-ドに連設されたアウタ-リ-ドとを具備したリードフレーム2とを具備し、前記第2の半導体チップ7は前記回路パターン8を介して前記リードフレーム2に接続されていることにある。
請求項（抜粋）：
半導体チップ搭載部と、前記半導体チップ搭載部に搭載された第1の半導体チップと、前記第1の半導体チップの表面の一部の領域を露呈せしめるように、前記第1の半導体チップ表面に絶縁膜を介して積層された第2の半導体チップと、前記領域に絶縁膜を介して形成された回路パターンと、前記第1の半導体チップに接続せしめられた複数のインナ-リ-ドと、各インナ-リ-ドに連設されたアウタ-リ-ドとを具備したリードフレームと、を具備し、前記第2の半導体チップは前記回路パターンを介して前記リードフレームに接続されていることを特徴とする半導体装置。
IPC (3件)：
H01L 25/065
, H01L 25/07
, H01L 25/18
