特許

J-GLOBAL ID：200903094012330286

半導体チップ

発明者： 加藤 圭
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 大日方 富雄
公報種別：公開公報
出願番号（国際出願番号）：特願平8-053416
公開番号（公開出願番号）：特開平9-246481
出願日： 1996年03月11日
公開日（公表日）： 1997年09月19日
要約：

【要約】【課題】 チップサイズの縮小化並びにRAMの動作の安定化及び高速化を実現する半導体集積回路装置のレイアウトを提供する。【解決手段】 本来半導体チップの外部インタフェース20として割り当てられる部分のうち実際には外部インタフェースとして使用されていない空I/Oの部分に、本来チップコア領域1内に形成される回路の一部、例えば半導体チップに搭載されるRAM10,11の出力バッファ回路21や複数のRAM10A〜10Dの中から適宜1つを選択するための制御用論理回路19を割り当てて、空I/Oの部分を有効に活用することにより、従来よりもチップサイズが小さくなるようにした。また、RAM10,11とその出力バッファ回路21とを別電源で駆動することにより、RAM10,11の動作が安定するとともに、出力バッファ回路21の駆動力を大きくしてアクセス時間が短くなるようにした。

請求項（抜粋）：

半導体チップのI/O領域内に、半導体チップの外部と信号のやり取りをする外部インタフェースと、半導体チップのチップコア領域内の回路とのみ信号のやり取りをする回路とが配置されていることを特徴とする半導体チップ。

IPC (3件)：

H01L 27/10 461 ,  G11C 11/41 ,  H01L 21/82

FI (3件)：

H01L 27/10 461 ,  G11C 11/34 345 ,  H01L 21/82 P