特許
J-GLOBAL ID:200903094016068470
メモリ制御装置
発明者:
出願人/特許権者:
代理人 (2件):
西山 恵三
, 内尾 裕一
公報種別:公開公報
出願番号(国際出願番号):特願2004-340377
公開番号(公開出願番号):特開2006-154910
出願日: 2004年11月25日
公開日(公表日): 2006年06月15日
要約:
【課題】 プリンタなど、多くの回路が共通のメモリを同時にアクセスする場合、メモリコントローラが、リードリクエストを行う回路と、ライトリクエストを行う回路を選択的に複数まとめてアクセスすることで、リードとライトの切り替え時のオーバーヘッドを減少させること。【解決手段】 メモリコントローラが、リードリクエストを行う回路と、ライトリクエストを行う回路を選択的に複数まとめてアクセスすることで、リードとライトの切り替え時のオーバーヘッドを減少させ、高速化する。【選択図】 図1
請求項(抜粋):
メモリアクセスリクエストをおこなう複数の回路が共通のメモリを同時にアクセスすることを調停する機能を備えたメモリコントローラにおいて、
前記複数の回路が、前記共通のメモリに対し、リードリクエスト、ライトリクエストの双方において複数存在し、それらが同時にメモリアクセスを行う場合、リードリクエスト、ライトリクエストそれぞれを選択的にまとめる手段、リードサイクルとライトサイクルを切り替える手段、また前記まとめられた複数のリードリクエストに対応したリードサイクル、ライトリクエストに対応したライトサイクル波形を生成する手段とを有することを特徴とする。
IPC (2件):
FI (2件):
G06F12/00 571A
, B41J5/30 Z
Fターム (7件):
2C187AC08
, 2C187BF05
, 2C187FD10
, 2C187FD11
, 5B060CD11
, 5B060KA03
, 5B060KA04
引用特許:
前のページに戻る