特許
J-GLOBAL ID：200903094020904887
半導体チップの実装方法および実装構造
発明者：
出願人/特許権者：
代理人 (1件)：
山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平3-356586
公開番号（公開出願番号）：特開平5-175275
出願日： 1991年12月25日
公開日（公表日）： 1993年07月13日
要約：
【要約】【目的】 フェイスダウンでLSIチップを実装するときの位置ずれを防ぐ。【構成】 実装前に、配線基板4にLSIチップ1の突起電極が嵌入する凹部11を形成してその凹部11内に凹型LSI接続用パッド12を形成する。その後、LSIチップ1の突起電極を凹部11に臨ませた状態で突起電極を凹型LSI接続用パッド12に半田付けする。配線基板4の凹部11にLSIチップ1の突起電極を嵌入させることでLSIチップ1が配線基板4に対して位置決めされる。LSIチップ1の位置決めを正確にかつ短時間で行なうことができる。
請求項（抜粋）：
配線基板上に半導体チップをフェイスダウンで実装して配線基板の電極パッドに半導体チップの突起電極を半田付けする半導体チップの実装方法において、実装前に、配線基板に前記突起電極が嵌入する凹部を形成してその凹部内に電極パッドを形成し、その後、半導体チップの突起電極を前記凹部に臨ませた状態で突起電極を電極パッドに半田付けすることを特徴とする半導体チップの実装方法。
IPC (4件)：
H01L 21/60 311
, H01L 21/66
, H01L 23/48
, H05K 3/34
