特許
J-GLOBAL ID：200903094031457041

半導体装置

発明者：
蔵本 雅史

蔵本 雅史 について

, 
三木 倫英

三木 倫英 について

, 
津村 学

津村 学 について

, 
井手 正仁

井手 正仁 について

, 
大内 克哉

大内 克哉 について


出願人/特許権者：
日亜化学工業株式会社

日亜化学工業株式会社 について

, 
株式会社カネカ

株式会社カネカ について


代理人 (2件)： 小野 由己男 ,  堀川 かおり
公報種別：公開公報
出願番号（国際出願番号）：特願2004-207951
公開番号（公開出願番号）：特開2005-136379
出願日： 2004年07月15日
公開日（公表日）： 2005年05月26日
要約：
【課題】 反射率の低下を抑え、光出力の低下を防止しながら、さらに半導体装置やパッケージ成形体における構成部材の剥離を防止することができ、高寿命化及び高信頼性を確保することができる半導体装置を提供することを目的とする。【解決手段】底部に金属基体11、12が露出したパッケージ成形体19と、パッケージ成形体19の底部の金属基体11、12上に載置されたサブマウント基板18と、パッケージ成形体19の底部及び側面を被覆するコーティング部材17と、サブマウント基板18上に載置された半導体素子15とを備えてなり、パッケージ成形体19の底部において露出した銀ならびに金メッキを除く金属基体11、12の表面が、少なくともサブマウント基板18及び/又はコーティング部材17により被覆され、かつコーティング部材17が半導体素子15に非接触状態で配置してなる半導体装置。【選択図】 図1
請求項（抜粋）：
底部に金属基体が露出したパッケージ成形体と、 該パッケージ成形体の底部の金属基体上に位置するサブマウント基板と、 前記パッケージ成形体の底部及び側面を被覆するコーティング部材と、 前記サブマウント基板上に載置された半導体素子とを備えてなり、 前記パッケージ成形体の底部において露出した金属基体の表面が、少なくとも前記サブマウント基板及び/又はコーティング部材により被覆され、かつ前記コーティング部材が半導体素子に非接触状態で配置してなることを特徴とする半導体装置。
IPC (1件)：
H01L33/00
FI (1件)：
H01L33/00 N
Fターム (12件)：
5F041AA04 ,  5F041AA43 ,  5F041DA04 ,  5F041DA07 ,  5F041DA12 ,  5F041DA16 ,  5F041DA20 ,  5F041DA36 ,  5F041DA44 ,  5F041DA45 ,  5F041DA74 ,  5F041DA75
引用特許：
出願人引用 (2件) 審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM