特許
J-GLOBAL ID：200903094041062614
集積回路装置の出力回路
発明者：
出願人/特許権者：
代理人 (1件)：
伊沢 敏昭
公報種別：公開公報
出願番号（国際出願番号）：特願平8-250995
公開番号（公開出願番号）：特開平10-079660
出願日： 1996年09月02日
公開日（公表日）： 1998年03月24日
要約：
【要約】【課題】 集積回路装置の出力回路において、出力バッファのインピーダンスを素子特性の製造ばらつき、電源電圧の変動、温度変化等によらず一定とし、出力バッファと伝送線路との間のインピーダンス整合がずれるのを防ぐ。【解決手段】 出力バッファOB1 としてのCMOS型インバータを構成するPチャンネルMOS型トランジスタP1 及びNチャンネルMOS型トランジスタN1 のソース側にそれぞれトランジスタP4 及びN3 を直列接続する。定電圧回路CV、抵抗R、オペアンプOP及びトランジスタP2 ,P3 ,N2 を含む回路でトランジスタP4 の電流IP4とトランジスタN3 の電流IN3とがIP4=IN3=一定となるように制御する。
請求項（抜粋）：
出力バッファとしてのCMOS型インバータであって、ドレイン同士を相互接続したPチャンネルMOS型トランジスタ及びNチャンネルMOS型トランジスタを含むものと、前記PチャンネルMOS型トランジスタのソース側に直列接続された第1のトランジスタと、前記NチャンネルMOS型トランジスタのソース側に直列接続された第2のトランジスタと、前記第1及び第2のトランジスタを介して流れる電流が互いに等しく且つ一定になるように前記第1及び第2のトランジスタを制御する制御回路とを備えた集積回路装置の出力回路。
FI (2件)：
H03K 19/00 101 F
, H03K 19/00 101 Q
