特許
J-GLOBAL ID：200903094046998162
マルチプロセツサ構成のコンピユータシステム
発明者：
出願人/特許権者：
代理人 (1件)：
小沢 信助
公報種別：公開公報
出願番号（国際出願番号）：特願平3-281171
公開番号（公開出願番号）：特開平5-120248
出願日： 1991年10月28日
公開日（公表日）： 1993年05月18日
要約：
【要約】【目的】ハードウェアの制御に関して高優先度を持つプロセッサグループと低優先度を持つプロセッサグループを設け、さらにその2つのプロセッサグループを部分的かつ動的に変更する機能を実現し、利用効率が高く、プログラム適用範囲の広いマルチプロセッサ構成のコンピュータシステムを実現する。【構成】複数のプロセッサエレメントと、共有バスと、メモリモジュールと、各プロセッサの状態を記憶しその状態により動作モードを切り替える機能を有し、高優先度の動作モードのプロセッサエレメントとユーザプログラム専用のメモリを確保し、ユーザプログラムが使用できるようにする機能を有するメインプロセッサモジュールと、高優先度のプロセッサグループに優先的に共有バスの使用を認める機能を持ったアービトレーション回路と、高優先度のプロセッサに対して低優先度の状態で行なわれる割込をマスクする機能と任意にプロセッサの動作を停止および開始できる機能を持つ割込制御回路を備えた。
請求項（抜粋）：
複数のプロセッサエレメント(2a〜2e)と、これらプロセッサエレメントが接続される共有バス(6)と、その共有バスに接続されたメモリモジュール(3)と、オペレーティングシステムを実行すると共に、各プロセッサの状態を記憶する機能と、その状態により動作モードを切り替える機能を有し、外部指示に従い高優先度の動作モードのプロセッサエレメントとユーザプログラム専用のメモリを確保し、ユーザプログラムが使用できるようにする機能を有するメインプロセッサモジュール(1)と、低優先度のプロセッサグループよりも高優先度のプロセッサグループに優先的に共有バスの使用を認める機能を持ったアービトレーション回路(4)と、各プロセッサごとに設けられ、高優先度のプロセッサに対して低優先度の状態で行なわれる割込をマスクする機能と、任意にプロセッサの動作を停止および開始できる機能を持つ割込制御回路(5)を具備し、ハードウェアの制御において高優先度を持つプロセッサグループと低優先度を持つプロセッサグループを設け、その2つのプロセッサグループを部分的かつ動的に変更するようにしたことを特徴とするマルチプロセッサ構成のコンピュータシステム。
IPC (2件)：
G06F 15/16 430
, G06F 9/46 360
