特許
J-GLOBAL ID：200903094063271306
MOS電界効果トランジスタとその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
西野 卓嗣
公報種別：公開公報
出願番号（国際出願番号）：特願平4-106618
公開番号（公開出願番号）：特開平5-299647
出願日： 1992年04月24日
公開日（公表日）： 1993年11月12日
要約：
【要約】【目的】 チャンネル領域表面の不純物濃度を低くしたMOS電界効果トランジスタにおいて、基板からの不純物拡散の影響を除くことによって、キャリアの不純物散乱を減少させ、高移動度のMOS電界効果トランジスタを実現する。【構成】 P型シリコン基板(11)の不純物濃度を1×1017/cm3〜1×1018/cm3という高い濃度とし、P型のチャンネル領域(14)の不純物濃度を1×1×1015/cm3〜1× 1016/cm3という低い濃度とし、チャンネル領域(14)の直下に、Si3N4膜等の拡散係数の低い材料からなる拡散バリヤ膜(24)を形成する。
請求項（抜粋）：
一導電型の半導体基板と、該基板表面に形成された一導電型のチャンネル領域と、前記基板上にゲート絶縁膜を介して形成されたゲート電極と、該ゲート電極の両側に形成されたソース・ドレイン領域とを具備するMOS電界効果トランジスタにおいて、前記チャンネル領域の直下に前記基板からの不純物拡散を阻止するための拡散バリア膜を形成したことを特徴とするMOS電界効果トランジスタ。
FI (2件)：
H01L 29/78 301 H
, H01L 29/78 301 X
