特許

J-GLOBAL ID：200903094078550163

プリント基板の製造方法

発明者： 宮川 清隆
出願人/特許権者： 富士通株式会社
代理人 (1件)： 綿貫 隆夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-147499
公開番号（公開出願番号）：特開2003-338684
出願日： 2002年05月22日
公開日（公表日）： 2003年11月28日
要約：

【要約】【課題】 接続信頼性の高いビアを備えたプリント基板を得ることができ、さらに、製造コスト抑えることができるプリント基板の製造方法を提供する。【解決手段】 第一および第二の導体層4、6が両面に形成されたコア基板2にビアホール8を形成する工程と、前記第一および第二の導体層4、6の表面上に、レジスト10によるマスクパターンを形成する工程と、前記第二の導体層6を絶縁シール12で覆う工程と、前記第二の導体層6に給電して電解めっきを施すことで、前記ビアホール8内を埋め、前記第一の導体層4に連通するビア14を形成する工程と、前記絶縁シール12を取り除く工程と、前記レジスト10から露出する前記第一および第二の導体層4、6の表面とに、耐エッチング層18を形成する工程と、前記レジスト10を取り除く工程と、前記レジスト10を取り除くことで露出した前記第一および第二の導体層4、6を、エッチングして取り除く工程とを含む。

請求項（抜粋）：

第一および第二の導体層が両面に形成されたコア基板に、該第一の導体層および該コア基板を貫通し、該第二の導体層が底面に露出するビアホールを形成する工程と、前記第二の導体層に給電して電解めっきを施すことで、前記ビアホール内を埋め、前記第一の導体層に連通するビアを形成すると共に、前記第一および第二の導体層の表面にめっき皮膜を形成する工程と、前記第一および第二の導体層と前記めっき皮膜とをエッチング加工して、前記コア基板の両面に配線パターンを形成する工程とを含むことを特徴とするプリント基板の製造方法。

IPC (2件)：

H05K 3/40 ,  H05K 3/18

FI (2件)：

H05K 3/40 K ,  H05K 3/18 Z

Fターム (21件)：

5E317AA24 ,  5E317BB01 ,  5E317BB11 ,  5E317BB12 ,  5E317CC25 ,  5E317CC33 ,  5E317CD15 ,  5E317CD18 ,  5E317CD25 ,  5E317GG09 ,  5E317GG17 ,  5E317GG20 ,  5E343AA11 ,  5E343BB24 ,  5E343DD43 ,  5E343DD63 ,  5E343ER22 ,  5E343GG02 ,  5E343GG11 ,  5E343GG13 ,  5E343GG20