特許

J-GLOBAL ID：200903094087630978

情報処理装置

発明者： 嶌田 康平
出願人/特許権者： 日本電気ホームエレクトロニクス株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平4-030877
公開番号（公開出願番号）：特開平5-233266
出願日： 1992年02月18日
公開日（公表日）： 1993年09月10日
要約：

【要約】【目的】 マスクROM中に格納されたプログラムやデータに欠陥があっても、マスクROMを交換したり、新しく作り直すことなく、低コストで対応できる中央処理装置の情報処理方式を提供すること。【構成】 命令を実行するCPU1と、プログラムやデータを格納したROM8と、ROM8のプログラムやデータを修正するためのコードを格納する修正メモリ7と、この修正メモリ7に修正アドレスと修正データを格納し、CPUアドレスを修正メモリ7中の修正データに対応するアドレスに変換するアドレス変換手段6と、CPUアドレスと修正アドレスを比較する比較手段4と、実行アドレスと修正アドレスが一致する場合にCPU1に修正データを出力するデータバス制御手段5と、修正メモリ検出手段と、修正コード入力手段と、修正メモリ書き込み手段と、修正コード検出手段と、修正アドレス設定手段とから構成されている。

請求項（抜粋）：

命令を実行しデータを処理するCPU(中央処理装置)と、前記CPUの命令やデータを格納する第1のメモリと、前記第1のメモリの内容を修正するための1つまたは複数の修正アドレスと修正データから構成される修正コードを保持する第2のメモリと、前記CPUと前記第2のメモリに接続され、前記CPUが出力するCPUアドレスと前記修正アドレスを比較する比較手段と、前記CPUと前記第1のメモリと前記第2のメモリに接続されたデータバス制御手段とを具備し、前記比較手段によって前記修正アドレスと前記CPUアドレスが一致したことを検出した場合に、前記CPUが前記第1のメモリの前記CPUアドレスに対応する前記第2のメモリの前記修正データを前記CPUに供給し、前記修正アドレスと前記CPUアドレスが一致しないことを検出した場合には、前記第1のメモリ内容を前記CPUに供給することによって、選択的に前記第1のメモリ内容を修正して処理を実行することを特徴とする情報処理装置。

IPC (2件)：

G06F 9/06 440 ,  G06F 11/28 330