特許
J-GLOBAL ID：200903094098247211
半導体素子搭載用基板
発明者：
,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平6-185966
公開番号（公開出願番号）：特開平8-051170
出願日： 1994年08月08日
公開日（公表日）： 1996年02月20日
要約：
【要約】【目的】サイリスタ等の半導体素子を搭載した絶縁板に高電圧が印加された際に生じる部分放電開始電圧または部分放電消滅電圧を大幅に高めることにより、部分放電電圧の低下、あるいは絶縁破壊による半導体素子の損傷を防止することが可能な半導体素子搭載用基板を提供する。【構成】絶縁体よりなる基板1の同一表面或いは表裏に電気的に独立した少なくとも2つの導電パターンが2、3形成され、上記導電パターンの少なくとも一方の導電パターンの他方の導電パターンに対向する縁部を絶縁体4(4’)で被覆したことを特徴とする半導体素子搭載用基板である。
請求項（抜粋）：
絶縁体よりなる基板の同一表面或いは表裏に、電気的に独立した少なくとも2つの導電パターンが形成され、上記導電パターンの少なくとも一方の導電パターンの他方の導電パターンに対向する縁部を絶縁体で被覆したことを特徴とする半導体素子搭載用基板。
IPC (3件)：
H01L 23/12
, H01L 23/15
, H05K 1/02
H01L 23/12 Q
, H01L 23/14 C
