特許

J-GLOBAL ID：200903094116284936

半導体記憶装置

発明者： 梶谷 一彦 ,  小谷 博昭 ,  角崎 学 ,  宇田川 哲 ,  山口 泰紀 ,  宮野 裕之 ,  松本 哲郎
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平3-348253
公開番号（公開出願番号）：特開平5-159568
出願日： 1991年12月04日
公開日（公表日）： 1993年06月25日
要約：

【要約】 (修正有)【目的】 アドレス縮退をともなうテストモード等を容易に設定しうるダイナミック型RAM等の半導体記憶装置を実現する。これにより、バーインテストにおける障害検出率を高め、その試験工数を削減して、ダイナミック型RAM等ならびにその試験装置の低コスト化を推進する。【構成】 ダイナミック型RAM等のバーインテストを、例えば4本のワード線W0〜W3を同時に選択状態として行い、これによって縮退されるXアドレス信号AX0に対応するアドレス入力端子A0から、バーインテストを設定するための高電圧のモード設定信号を入力する。また、指定されたワード線に伝達されるワード線選択電圧VCWとして、通常の動作モードではワード線選択電圧発生回路VCHGから出力される選択電圧VCHを伝達し、バーインテストモードでは外部電源電圧VCCを伝達する。

請求項（抜粋）：

所定のアドレスが縮退される所定の動作モードを備え、この動作モードを設定するためのモード設定信号が縮退されるアドレスに対応するアドレス入力端子を介して入力されることを特徴とする半導体記憶装置。

IPC (4件)：

G11C 11/401 ,  G01R 31/28 ,  G11C 29/00 303 ,  H01L 27/108

FI (3件)：

G11C 11/34 371 A ,  G01R 31/28 W ,  H01L 27/10 325 V