特許
J-GLOBAL ID：200903094120494325
CPU監視回路
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-240456
公開番号（公開出願番号）：特開平8-106405
出願日： 1994年10月05日
公開日（公表日）： 1996年04月23日
要約：
【要約】【目的】 CPUの異常を通信回線を介してホスト装置に知らせること。【構成】 CPU2からの動作確認信号が途絶えたことを検出してCPU異常信号を出力するWDT4と、CPU異常のデータを通信データ形式で格納したROM6と、ROM6から順次データを読み出すためのカウンタ5と、データ送出を正常データまたは異常データに切り替えるセレクタ10と、CPU異常信号を受けカウンタ5にROM6からデータを読み出させ、かつセレクタ10に異常データ側にデータ送出を切り替えさせるイネーブル回路11を備えた。
請求項（抜粋）：
CPU機能の異常を検出する異常検出手段と、前記CPU機能の異常検出時に通信データ形式に合致した所定のデータを外部の入出力装置に送出するデータ送出手段とを含むことを特徴とするCPU監視回路。
IPC (2件)：
G06F 11/30
, G06F 13/00 351
