特許

J-GLOBAL ID：200903094128439102

半導体装置および半導体装置の製造方法

発明者： 山田 圭一
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 児玉 俊英 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-338883
公開番号（公開出願番号）：特開2003-142655
出願日： 2001年11月05日
公開日（公表日）： 2003年05月16日
要約：

【要約】【課題】 下層配線膜形成領域から下層配線膜形成領域外にまたがるような上層配線膜において、上層配線膜と下層配線膜とが接触することなく形成することができる半導体装置を得ることを目的とする。【解決手段】 セルプレート11a上にセルプレート11a形成領域からセルプレート11a形成領域外にまたがるように配設され、セルプレート11aとは電気的に導通しない上層配線膜28は、セルプレート11a上を覆うように形成された下層層間絶縁膜20と、下層層間絶縁膜20上の第1の配線膜21と、第2の配線膜22と、上層層間絶縁膜23を貫通して第1および第2の配線膜21、22上にそれぞれ至る第1および第2のコンタクトホール24、25に埋め込まれるとともに、第1および第2の配線膜21、22を接続するように形成された第3の配線膜27とから成るものである。

請求項（抜粋）：

半導体基板上に形成された下層配線膜と、上記下層配線膜上に上記下層配線膜形成領域から上記下層配線膜形成領域外にまたがるように配設され、上記下層配線膜とは電気的に導通しない上層配線膜とを備えた半導体装置において、上記上層配線膜は、上記下層配線膜上を覆うように形成された下層層間絶縁膜と、上記下層層間絶縁膜上の上記下層配線膜形成領域上位置に配設された第1の配線膜と、上記下層層間絶縁膜上の上記下層配線膜形成領域外に配設された第2の配線膜と、上記第1および第2の配線膜上を覆うように形成された上層間絶縁膜と、上記上層層間絶縁膜を貫通して上記第1および第2の配線膜上にそれぞれ至る第1および第2のコンタクトホールに埋め込まれるとともに、上記上層層間絶縁膜上にて上記第1および第2の配線膜を接続するように形成された第3の配線膜とから成ることを特徴とする半導体装置。

IPC (4件)：

H01L 27/10 461 ,  H01L 21/3205 ,  H01L 21/8242 ,  H01L 27/108

FI (4件)：

H01L 27/10 461 ,  H01L 27/10 621 C ,  H01L 27/10 681 C ,  H01L 21/88 Z

Fターム (32件)：

5F033HH09 ,  5F033HH18 ,  5F033HH33 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ33 ,  5F033KK01 ,  5F033MM08 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ37 ,  5F033QQ48 ,  5F033UU04 ,  5F033VV10 ,  5F033VV16 ,  5F033XX31 ,  5F083AD31 ,  5F083AD48 ,  5F083GA30 ,  5F083JA32 ,  5F083JA36 ,  5F083JA39 ,  5F083JA40 ,  5F083MA05 ,  5F083MA06 ,  5F083MA17 ,  5F083MA19 ,  5F083PR40 ,  5F083ZA12