特許
J-GLOBAL ID：200903094139957610
半導体集積回路装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平7-287683
公開番号（公開出願番号）：特開平8-241927
出願日： 1984年06月29日
公開日（公表日）： 1996年09月17日
要約：
【要約】【課題】 スタンダードセル方式による半導体集積回路装置の回路セル配置を改善する。【解決手段】 複数の回路セルが基板上に配列されてなり、第1の回路セルは第1の論理回路を構成する所定の素子集合を形成する第1のバルクパターンを有し、該第1のバルクパターンは該第1の回路セルの少なくとも一の側辺に第1の電源配線接続領域を有し、第2の回路セルは第2の論理回路を構成する所定の素子集合を形成する第2のバルクパターンを有し、該第2のバルクパターンは該第2の回路セルの少なくとも一の側辺に第2の電源配線接続領域を有し、第3の回路セルは前記第1及び第2の回路セルを基板上で隣接して配列したものであって、且つ該隣接する第1及び第2の回路セルの少なくとも一部が前記第1及び第2の電源配線接続領域を互いに共有していることを特徴とする。この構成により、集積度が向上する。
請求項（抜粋）：
複数の回路セルが基板上に配列されてなり、前記複数の回路セルのうち第1の回路セルは第1の論理機能を有する論理回路を構成する所定の素子集合を形成する第1のバルクパターンを有し、該第1のバルクパターンは該第1の回路セルの少なくとも一の側辺に第1の電源配線接続領域を有し、前記複数の回路セルのうち第2の回路セルは第2の論理機能を有する論理回路を構成する所定の素子集合を形成する第2のバルクパターンを有し、該第2のバルクパターンは該第2の回路セルの少なくとも一の側辺に第2の電源配線接続領域を有し、前記複数の回路セルのうち第3の回路セルは前記第1及び第2の回路セルを基板上で隣接して配列したものであって、且つ該隣接する第1及び第2の回路セルの少なくとも一部が前記第1及び第2の電源配線接続領域を互いに共有していることを特徴とするスタンダードセル方式の半導体集積回路装置。
FI (2件)：
H01L 21/82 B
, H01L 21/82 L
