特許
J-GLOBAL ID：200903094150015103
導体パターンの形成方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-289576
公開番号（公開出願番号）：特開平5-129760
出願日： 1991年11月06日
公開日（公表日）： 1993年05月25日
要約：
【要約】 (修正有)【目的】 導体のパターンニングに際して、サイドエッチングを防ぐ。【構成】 第1の薄膜3と、第2の薄膜4の上層に積層された銅Cuより成る導電層5とによって形成される導体パターンの形成方法であって、前記導電層5のパターンニングを行うレジスト10の側壁面10Aとの間に所定のギャップを形成し、該第2の薄膜4を露出させ、該導電層5と該レジスト10、および、該第2の薄膜4の露出部に保護層7とを積層し、リフトオフによって該レジスト10および該保護層7とを除去し、更に、エッチングによって第1と第2の薄膜を除去し、最後に、該保護層7を除去する。
請求項（抜粋）：
ポリイミド材より成る絶縁体(1) の所定面(1A)に形成される導体パターン(2) が該所定面(1A)に積層されたクロームCrより成る第1の薄膜(3) と、該第1の薄膜(3)の上層に積層された銅Cuより成る第2の薄膜(4) と、該第2の薄膜(4) の上層に積層された銅Cuより成る導電層(5) とによって形成される導体パターンの形成方法であって、前記第2の薄膜(4) の上層に積層され、前記導電層(5) のパターンニングを行うレジスト(10)の側壁面(10A) と、該導電層(5) の側壁面(5A)との間に所定のギャップ(S) を形成し、該ギャップ(S) によって該第2の薄膜(4) を露出させ、該導電層(5) と該レジスト(10)、および、該第2の薄膜(4) の露出部にクローム層(6) と該クローム層(6) を保護する保護層(7) とを積層し、リフトオフによって該レジスト(10)および該レジスト(10)に積層された該クローム層(6) と該保護層(7) とを除去し、更に、エッチングによって第1と第2の薄膜(3,4) を除去し、最後に、該保護層(7) を除去することで前記導電層(5) の両側壁面(5A)と上面(5B)とがクローム層(6) によって覆われるように形成されることを特徴とする導体パターンの形成方法。
IPC (3件)：
H05K 3/24
, H05K 1/09
, H05K 3/06
