特許
J-GLOBAL ID：200903094172445969
回路基板検査方法および回路基板
発明者：
出願人/特許権者：
代理人 (1件)：
吉田 茂明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-075251
公開番号（公開出願番号）：特開平6-260799
出願日： 1993年03月08日
公開日（公表日）： 1994年09月16日
要約：
【要約】【目的】 高い効率、精度での実装回路基板の検査を可能にする。【構成】 回路基板本体12の部品面12aに実装された表面実装部品21に接続される配線パターン13aは、いずれも他の表面実装部品にのみ接続され、かつ部品面12a側にのみ配設されている。このような配線パターン13aに対しては、これに電気的に接続するテストパッド15が付随して設けられる。テストパッド15は回路基板本体12を貫通し、その一端がハンダ面12bに露出する。インサーキットテスタ6の検査ピン6a、6bを、ハンダ面12bからテストパッド15に押し当てることにより、表面実装部品21の電気的特性の良否等を検査する。【効果】 検査ピンを部品面とハンダ面の双方に押し当てる必要はなく、かつ表面実装部品のピンを押し当てる必要がないので、簡単な手順で誤判断なく、かつファインピッチの表面実装部品に対しても容易に検査を実行し得る。
請求項（抜粋）：
複数の表面実装型回路部品を含む複数の回路部品が回路基板に実装されて成る実装回路基板を検査する回路基板検査方法であって、(a)第1および第2の主面を有する電気絶縁体の回路基板本体を準備する工程と、(b)1対の探針を備え、検査対象物に接触する当該1対の探針の間の電気的特性を検出することにより、当該検査対象物の良否を検査する検査装置を準備する工程と、(c)前記複数の回路部品の間を電気的に接続すべき配線パターンを、少なくとも前記第1の主面に配設する工程と、(d)実質的に電気導電体のテストパッドを、前記配線パターンの中の前記第1の主面にのみ配設される部分であって、前記複数の表面実装型回路部品の間のみを接続する部分に電気的に接続し、かつその一部が前記第2の主面に露出するように、前記回路基板本体に設置する工程と、(e)前記複数の回路部品の各1の本体部が前記回路基板本体の前記第1の主面側に位置するように、当該複数の回路部品を前記回路基板本体の所定の位置に実装することにより、実装回路基板を作成する工程と、(f)前記1対の探針の1を、前記実装回路基板における前記テストパッドの前記第2の主面に露出する部分に接触させ、他の1を当該実装回路基板における他の前記テストパッドの前記第2の主面に露出する部分、または当該実装回路基板における前記回路部品の前記第2の主面に露出する部分に接触させることにより、当該実装回路基板における前記表面実装型回路部品または当該表面実装型回路部品に電気的に接続すべき部分の良否を検査する工程と、を備える回路基板検査方法。
IPC (2件)：
引用特許：
前のページに戻る
