特許

J-GLOBAL ID：200903094177622958

シリアルアクセス方式の半導体記憶装置

発明者： 太田 佳似
出願人/特許権者： シャープ株式会社
代理人 (1件)： 青山 葆 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-349350
公開番号（公開出願番号）：特開平10-199266
出願日： 1996年12月27日
公開日（公表日）： 1998年07月31日
要約：

【要約】【課題】 アクセス時間を短縮するとともに消費電流を低減できるシリアルアクセス方式の半導体記憶装置を提供する。【解決手段】 複数のメモリセルCELL0,CELL1,...を含むメモリセルアレイ1と、直列に接続された複数のラッチ回路SR0,SR2,...;SR1,SR3,...を有するシフトレジスタ2A,2Bを備える。シフトレジスタ2A,2Bは、読み出し動作時にメモリセルアレイ1からビット線を介して受けたデータを各ラッチ回路SR0,SR2,...;SR1,SR3,...に一旦保持し、保持したデータを上記ラッチ回路が並ぶ順にシリアルに出力する。シフトレジスタ2A,2Bのラッチ回路SR0,SR2,...;SR1,SR3,...が、メモリセルアレイ1内のメモリセルに記憶されたデータをセンス増幅する。

請求項（抜粋）：

複数のメモリセルを含むメモリセルアレイと、直列に接続された複数のラッチ回路を有し、読み出し動作時に上記メモリセルアレイからビット線を介して受けたデータを上記各ラッチ回路に一旦保持し、保持したデータを上記ラッチ回路が並ぶ順にシリアルに出力するシフトレジスタとを備えたシリアルアクセス方式の半導体記憶装置において、上記シフトレジスタの上記ラッチ回路が、上記メモリセルアレイ内のメモリセルに記憶されたデータをセンス増幅することを特徴とするシリアルアクセス方式の半導体記憶装置。

FI (2件)：

G11C 17/00 613 ,  G11C 17/00 611 G

引用特許：

審査官引用 (2件)

• 特開昭63-220496
  
• 特開昭63-220496