特許
J-GLOBAL ID：200903094180046208
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
田澤 博昭 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-109820
公開番号（公開出願番号）：特開平6-302200
出願日： 1993年04月14日
公開日（公表日）： 1994年10月28日
要約：
【要約】【目的】 テスト時間を短縮して、製品のテストコストを削減することができる半導体記憶装置を得ることを目的とする。【構成】 CBR検知回路3は外部/RAS35よりも前に外部/CAS34がロー(L)となる状態、すなわち、CBRを検知し、φC 発生回路2は、内部のリング発振器によりCBRの検知に応じた内部発振クロックφを発生し、内部のクロック切換回路5によりパッド51に印加された電圧のレベルに応じて内部クロックφC を内部発振クロックφまたは入力された外部アドレス信号EAiのクロックに切り換える。
請求項（抜粋）：
所定の外部信号の入力を検知する検知手段と、前記検知手段により前記所定の外部信号の入力が検知された場合に所定の内部発振クロックを発生するクロック発生手段と、テスト時にパッドに印加された電圧をプルダウンするプルダウン抵抗からの印加電圧のレベルに応じて内部クロックを前記クロック発生手段により発生した所定の内部発振クロックまたは入力された外部クロックに切り換える切換手段とを備えた半導体記憶装置。
IPC (2件)：
G11C 29/00 303
, G11C 11/407
