複数の通信リンクとリモートダイレクトメモリアクセスプロトコルとの統合のための方法および装置

発明者： ,
出願人/特許権者：
代理人 (1件)：特許業務法人明成国際特許事務所
公報種別：公表公報
出願番号（国際出願番号）：特願2003-539249
公開番号（公開出願番号）：特表2005-508032
出願日： 2002年10月21日
公開日（公表日）： 2005年03月24日
要約：

【課題】【解決手段】一実施形態では、サーバが提供される。サーバは、複数のアプリケーションプロセッサチップを含む。複数のアプリケーションプロセッサチップのそれぞれは、複数のプロセッシングコアを含む。複数のプロセッサチップに対応する複数のメモリが含まれる。複数のメモリは、1つのプロセッサチップが1つのメモリに関連するように構成されている。複数のアプリケーションプロセッサチップのそれぞれが複数のメモリのいずれかにアクセスすることを可能にする複数のファブリックチップが含まれる。複数のアプリケーションプロセッサチップの1つに関連するデータは、複数のメモリのそれぞれに渡って格納される。一実施形態では、複数のアプリケーションプロセッサチップは、リモートダイレクトメモリアクセス(RDMA)およびストライピングエンジンを含む。RDMAおよびストライピングエンジンは、複数のメモリに渡ってストライプ化された形式でデータを格納するように構成される。また、複数のプロセッサに、水平スケーリングを通じて、情報を交換することを可能にする方法が提供される。【選択図】図3

請求項（抜粋）：

サーバであって、複数のプロセッシングコアをそれぞれ有する複数のアプリケーションプロセッサチップと、前記複数のプロセッサチップに対応する複数のメモリであって、1つのプロセッサチップが1つのメモリに関連付けられる、前記複数のメモリと、前記複数のアプリケーションプロセッサチップのそれぞれを前記複数のメモリのいずれかにアクセス可能にする複数のファブリックチップと、を備え、前記複数のアプリケーションプロセッサチップの1つに関連するデータは、前記複数のメモリのそれぞれに渡って格納される、サーバ。

IPC (4件)：

G06F12/16 , G06F15/16 , G06F15/167 , G06F15/78

FI (4件)：

G06F12/16 320L , G06F15/16 640B , G06F15/167 B , G06F15/78 510A

Fターム (9件)：

5B018GA02 , 5B018HA11 , 5B018HA35 , 5B045BB15 , 5B045DD02 , 5B045DD10 , 5B045JJ26 , 5B045KK08 , 5B062CC04

引用特許：

審査官引用 (3件)

特開昭61-103258
特開昭61-103258
特開昭57-162056

前のページに戻る