特許

J-GLOBAL ID：200903094219031831

半導体集積回路

発明者： 大竹 誠治
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 安富 耕二 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-088399
公開番号（公開出願番号）：特開平9-283646
出願日： 1996年04月10日
公開日（公表日）： 1997年10月31日
要約：

【要約】【課題】 ベース領域周囲にガードリング領域を設け、フィールド電極をLOCOS酸化膜まで延長することにより、空乏層の曲率が大になる部分を解消し、トランジスタの高耐圧化を図る。【解決手段】 基板21上に形成したエピタキシャル層22を分離して複数の島領域26を形成し、島領域26表面にP+型のガードリング領域50を形成する。ガードリング領域50近傍にLOCOS酸化膜27を形成する。ゲート電極35と共に、NPNトランジスタ28のベース・コレクタ接合の上部を覆うフィールド電極38を形成し、且つフィールド電極38をLOCOS酸化膜27の上部にまで延在させる。

請求項（抜粋）：

一導電型の半導体基板と、前記半導体基板の上に形成した逆導電型のエピタキシャル層と、前記エピタキシヤル層を貫通して複数の島領域を形成する一導電型の分離領域と、前記島領域の表面に形成した一導電型のベース領域と、前記ベース領域の表面に形成した逆導電型のエミッタ領域と、前記ベース領域からは離れ位置で前記ベース領域を取り囲むように前記島領域の表面に形成した一導電型のガードリング領域と、前記島領域の表面を被覆し、前記ガードリング領域の上部付近から膜厚が徐々に増大する絶縁膜と、前記ベース領域と前記島領域とのPN接合の上部を覆い、前記膜厚が徐々に増大する絶縁膜の上部にまで延在するフィールド電極とを具備することを特徴とする半導体集積回路。

IPC (4件)：

H01L 21/8249 ,  H01L 27/06 ,  H01L 21/76 ,  H01L 21/316

FI (3件)：

H01L 27/06 321 C ,  H01L 21/76 S ,  H01L 21/94 A