半導体集積回路装置

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-289738
公開番号（公開出願番号）：特開平6-140586
出願日： 1992年10月28日
公開日（公表日）： 1994年05月20日
要約：

【要約】【目的】Bi-CMOSのNチャネル型MOSトランジスタのPウェルをP型基板と電気的に絶縁することにより電位を任意に設定できるようにする。【構成】N型エピタキシャル層内に形成されたNチャネル型MOSトランジスタと縦型PNPバイポーラ・トランジスタにおいて、同一工程で形成されたN型埋込層をP型埋込層の下に形成することにより、縦型PNPバイポーラ・トランジスタのコレクタと同様にNチャネル型MOSトランジスタのPウェルをP型基板から電気的に絶縁する。

請求項（抜粋）：

P型半導体基板と、前記P型半導体基板上に形成されたN型エピタキシャル層と、前記P型半導体基板と前記N型エピタキシャル層との間に形成された第1のP形埋込層および第1のN型埋込層と、前記第1のP型埋込層をコレクタとして形成された縦形PNPバイポーラ・トランジスタと、前記N型エピタキシャル層内に形成されたP型ウェルと、前記P型ウェル内に形成されたNチャネル型絶縁ゲート電界効果トランジスタとを有する半導体集積回路装置において、前記P型ウェルと前記P型半導体基板との間には、前記第1のP型埋込層と同一の不純物濃度および深さ方向における同一の形状を有する第2のP型埋込層ならびに前記第1のN型埋込層と同一の不純物濃度および深さ方向における同一の形状を有する第2のN型埋込層とを有し、これにより前記P型ウェルを前記P型半導体基板から電気的に絶縁分離したことを特徴とする半導体集積回路装置。

引用特許：

審査官引用 (2件)

特開昭58-216455
特開昭61-171160

前のページに戻る