特許
J-GLOBAL ID:200903094221777042

表面実装部品の実装回路基板

発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願平8-169499
公開番号(公開出願番号):特開平10-022617
出願日: 1996年06月28日
公開日(公表日): 1998年01月23日
要約:
【要約】【課題】 はんだフィレットを形成するはんだの量を削減すること、表面実装部品の立ち、ランドに対する位置ズレ、またこれに起因して発生しがちなはんだ付けのテンプラ状態を防止した表面実装部品の実装回路基板を提供する。【解決手段】 両端部に端子3a、3bを有する表面実装部品3が印刷配線基板1のランド2a、2bに塗布されたクリームはんだによってはんだ付けされて成る表面実装部品の実装回路基板において、ランド2a、2bをスリット2d1 、2d2 によって複数に分割し、スリット2d1 、2d2 にソルダレジスト2eを充填し、クリームはんだの溶融時に生じる表面張力の表面実装部品3への作用を分散して、表面実装部品3の立ち現象やズレの発生を防いだ。
請求項(抜粋):
両端部に端子を有する表面実装部品が印刷配線基板のランドに塗布されたクリームはんだによってはんだ付けされて成る表面実装部品の実装回路基板において、前記ランドをスリットによって複数に分割したことを特徴とする表面実装部品の実装回路基板。
IPC (2件):
H05K 3/34 501 ,  H05K 3/34 502
FI (2件):
H05K 3/34 501 D ,  H05K 3/34 502 D
引用特許:
審査官引用 (3件)

前のページに戻る