特許
J-GLOBAL ID：200903094225754128
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
早瀬 憲一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-069694
公開番号（公開出願番号）：特開平5-234363
出願日： 1992年02月17日
公開日（公表日）： 1993年09月10日
要約：
【要約】【目的】 メモリセルアレイ選択信号発生回路から出力される昇圧レベルの選択信号がセンス開始時にレベルダウンしても、データ読み出し後の再書き込み等に悪影響を及ぼさない半導体記憶装置を得る。【構成】 シェアド型センスアンプ35に与えられ、該シェアド型センスアンプ35で区切られたメモリセルアレイ34,38の何れか一方を選択するメモリセルアレイ選択信号S1l ,S1u を発生するメモリセルアレイ選択信号発生回路42内の該メモリセルアレイ選択信号S1l ,S1u の元となる基準選択信号S1を発生するグローバルS1発生回路8に、センス開始時に発生する信号に基づいて該基準選択信号S1を昇圧する昇圧回路13を設ける。
請求項（抜粋）：
行列方向で構成されるメモリセルアレイと、アドレス端子から入力されたアドレス信号に基づいて上記メモリセルアレイ内の任意のセルを選択する手段と、上記選択された任意の被選択セルへのデータの書き込み及び該被選択セルからのデータの読み出しを行うデータ書き込み/読み出し手段と、上記データの書き込み及び読み出し時に、クロック端子から入力された所定のタンミング信号に基づいて、上記書き込み及び読み出し動作の動作タイミングを決定するタイミング発生部と、上記メモリセルアレイの行方向の中央に配置され、該メモリセルアレイを上位と下位の2つのメモリセルアレイに区画するシェアド型センスアンプと、上記2つのメモリセルアレイの何れか一方のメモリセルアレイを選択し、該選択された一方のメモリセルアレイとビット線とを導通状態にするメモリセルアレイ選択信号を上記シェアド型センスアンプに対して与えるメモリセルアレイ選択信号発生手段とを有する半導体記憶装置において、上記メモリセルアレイ選択信号発生手段内に、センス開始時に発生する信号に基づいて上記メモリセルアレイ選択信号を昇圧させる昇圧回路を設けたことを特徴とする半導体記憶装置。
IPC (3件)：
G11C 11/401
, G11C 11/41
, H01L 27/10 481
G11C 11/34 362 B
, G11C 11/34 301 E
