特許
J-GLOBAL ID：200903094231991336
論理集積回路
発明者：
出願人/特許権者：
,
代理人 (1件)：
大日方 富雄
公報種別：公開公報
出願番号（国際出願番号）：特願平9-040287
公開番号（公開出願番号）：特開平10-242841
出願日： 1997年02月25日
公開日（公表日）： 1998年09月11日
要約：
【要約】【課題】 論理設計後およびレイアウト設計後のシミュレーションやパッケージング後のテスタ評価で問題がなくても実動作によるシステム評価でLSIに問題があることが発覚した場合には、再度論理設計工程に戻って論理設計データおよびネットリスト等の修正を行なってLSIを製造し直す必要があるため、システム開発期間が大幅に遅延するという問題点があった。【解決手段】 本来の論理を構成するフリップフロップ回路セル内に、本来の信号を加工する信号加工手段(インバータ)と、救済データを記憶する記憶手段(ラッチ回路)と、この記憶手段の状態に応じて上記信号加工手段により加工された信号を選択する選択手段(セレクタ)とを付加するようにした。
請求項（抜粋）：
組合せ論理回路とフリップフロップ回路セルとからなる論理回路を備えた論理集積回路において、前記フリップフロップ回路セルは、目的の論理を構成するために使用されるフリップフロップ回路と、該フリップフロップ回路に入力される信号を遅延もしくは論理変換する信号加工手段と、救済データを記憶する記憶手段と、上記信号加工手段より出力された信号または遅延もしくは論理変換される前の信号を前記記憶手段の記憶に基づいて選択する選択手段とを備えていることを特徴とする論理集積回路。
IPC (3件)：
H03K 19/173 101
, H01L 21/82
, H03K 3/02
H03K 19/173 101
, H03K 3/02 Z
, H01L 21/82 R
