特許

J-GLOBAL ID：200903094241930211

半導体装置の製造方法

発明者： 小黒 真人
出願人/特許権者： ソニー株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平8-169501
公開番号（公開出願番号）：特開平10-022233
出願日： 1996年06月28日
公開日（公表日）： 1998年01月23日
要約：

【要約】【課題】 半導体装置の特性劣化をさせずに、深さの異なるコンタクトホールを同時に形成する半導体装置の製造方法を提供する。【解決手段】 半導体装置の構成素子が形成された半導体基板11に第1のSiN膜51を堆積し、第1のSiN膜51をパターニングして、深いコンタクトホール部となるMOSトランジスタ部1のソース・ドレイン部4に第1のSiN膜51の開口53、54を形成し、その後第2のSiN膜57を堆積し、続いて層間絶縁膜22を堆積した後、コンタクトホールの開口を形成するためのエッチングをする。【効果】 特性劣化のない半導体装置の作製が可能となる。

請求項（抜粋）：

深さの異なるコンタクトホールを同時に形成する工程を有する半導体装置の製造方法において、コンタクトホール形成時のエッチングストッパ層とする第1のエッチングストッパ膜を堆積する工程と、前記第1のエッチングストッパ膜をパターニングして、深いコンタクトホール形成部の前記第1のエッチングストッパ膜を除去する工程と、第2のエッチングストッパ膜を堆積する工程と、層間絶縁膜を堆積する工程と、コンタクトホールを形成するためのエッチング工程とを有することを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/28 ,  H01L 21/3065 ,  H01L 29/78 ,  H01L 21/336

FI (5件)：

H01L 21/28 F ,  H01L 21/28 L ,  H01L 21/302 J ,  H01L 29/78 301 G ,  H01L 29/78 301 L