特許
J-GLOBAL ID：200903094253438436
半導体装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-239360
公開番号（公開出願番号）：特開平6-089985
出願日： 1992年09月08日
公開日（公表日）： 1994年03月29日
要約：
【要約】【構成】 シリコン基板1にはトレンチが形成されており、トレンチは多結晶シリコン膜11によってトレンチ5a、5bに分けられている。13は酸化膜である。第1ストレージノード17aと第2ストレージノード29aからなるストレージノードは不純物領域25と電気的に接続されている。第2ストレージノード29aの表面には誘電体膜31が形成され、誘電体膜31の表面にはセルプレート33aが形成されている。【効果】 多結晶シリコン膜11の上端部が主表面2より上に位置している。このため上層配線膜から多結晶シリコン膜11に電圧を与えトレンチをトレンチ5a、5bに分離する場合、多結晶シリコン膜11と上層配線膜との電気的接続を容易にすることができる。
請求項（抜粋）：
主表面にトレンチが形成された半導体基板と、前記トレンチの底部から上方に延び、上端部が前記主表面より上にあり、前記トレンチを第1および第2トレンチに分離する導電部材と、前記第1トレンチ内に形成された第1キャパシタと、前記第2トレンチ内に形成された第2キャパシタと、を備えた半導体装置。
IPC (2件)：
前のページに戻る
