特許

J-GLOBAL ID：200903094288773360

積層電子部品の製造方法

発明者： 安田 克治
出願人/特許権者： ティーディーケイ株式会社
代理人 (1件)： 若田 勝一
公報種別：公開公報
出願番号（国際出願番号）：特願平9-304491
公開番号（公開出願番号）：特開平11-144990
出願日： 1997年11月06日
公開日（公表日）： 1999年05月28日
要約：

【要約】【課題】スルーホールを有する絶縁体パターンを含む印刷工程により積層電子部品を製造する場合、スルーホールの位置精度を確保し、にじみを回避しうると同時に、レベリングも確保できる積層電子部品の製造方法を提供する。【解決手段】少なくともスルーホールを有する絶縁体層を、スルーホール3a〜3fを含む第1パターン11a〜11cと、スルーホールを含まない第2パターン12a〜12cとに分ける。第2パターン12a〜12cを印刷する際には、第1パターン11a〜11cを印刷する際よりも速い速度でスキージを移動させ、流動性を高めた状態で印刷する。また、他の方法として、第2パターンには第1パターンよりも粘度の低い絶縁体ペーストを用いる。

請求項（抜粋）：

スルーホールを有する積層電子部品をスクリーン印刷法により製造する場合、少なくともスルーホールを有する絶縁体層を、スルーホールを含む第1パターンの形成領域と、スルーホールを含まない第2パターンの形成領域とに分け、第2パターンを印刷する際には、第1パターンを印刷する際よりも速い速度でスキージを移動させて印刷することを特徴とする積層電子部品の製造方法。

IPC (2件)：

H01F 41/04 ,  H01G 4/30 301

FI (2件)：

H01F 41/04 C ,  H01G 4/30 301 C