特許
J-GLOBAL ID：200903094297512153

同期整流コンバータ

発明者：
新井 幸次

新井 幸次 について

, 
酒井 達郎

酒井 達郎 について

, 
瀬良田 卓嗣

瀬良田 卓嗣 について


出願人/特許権者：
オリジン電気株式会社

オリジン電気株式会社 について

, 
日本電信電話株式会社

日本電信電話株式会社 について


代理人 (1件)： 川久保 新一
公報種別：公開公報
出願番号（国際出願番号）：特願平11-162405
公開番号（公開出願番号）：特開2000-354370
出願日： 1999年06月09日
公開日（公表日）： 2000年12月19日
要約：
【要約】【課題】 電流領域の小さな領域における電力損失を小さくすることができる同期整流コンバータを提供することを目的とするものである。【解決手段】 FETの電流-損失特性とショットキバリアダイオードの電流-損失特性との交点またはその近傍に対応する電流の値と同じ電流を、同期整流用FETが出力すると、同期整流用FETをゲートカットし(同期整流用FETをオフさせ)、FETの電流路から、ショットキバリアダイオードまたはFETのボディダイオードの電流路に切り換えるコンバータである。
請求項（抜粋）：
主トランスの1次巻線に直列接続されている1つ以上のスイッチング素子のスイッチング動作によって、上記主トランスの2次巻線から取り出された交流電圧を同期整流用FET、転流用FET、出力チョークコイル、コンデンサによって整流、平滑し、直流電圧を出力する同期整流コンバータにおいて、上記同期整流コンバータの入力電流または出力電流の値を検出し、電流検出信号を出力する電流検出手段と;上記電流検出信号と、予め定めた電流設定値とを比較する比較手段と;上記電流検出信号が、予め定めた電流設定値と同じになるときに、上記同期整流用FETのゲート電圧の値を、そのスレッシュホールド値以下に制限し、上記同期整流用FETをオフさせるゲートカット手段と;を有することを特徴とする同期整流コンバータ。
IPC (3件)：
H02M 3/28 ,  H02J 1/00 307 ,  H02M 7/21
FI (3件)：
H02M 3/28 F ,  H02J 1/00 307 Z ,  H02M 7/21 A
Fターム (37件)：
5G065AA01 ,  5G065DA07 ,  5G065EA01 ,  5G065HA04 ,  5G065JA01 ,  5G065JA02 ,  5G065KA05 ,  5G065LA02 ,  5G065MA01 ,  5G065MA03 ,  5G065MA09 ,  5G065MA10 ,  5G065NA01 ,  5G065NA03 ,  5G065NA05 ,  5G065NA06 ,  5G065NA09 ,  5H006CA02 ,  5H006CA07 ,  5H006CB03 ,  5H006CB07 ,  5H006CC08 ,  5H006DA04 ,  5H006DB02 ,  5H006DC02 ,  5H730AA14 ,  5H730AS01 ,  5H730BB23 ,  5H730BB57 ,  5H730DD04 ,  5H730EE08 ,  5H730EE10 ,  5H730EE13 ,  5H730FD41 ,  5H730FF19 ,  5H730FG05 ,  5H730FG25
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM