特許
J-GLOBAL ID：200903094340833783
ニューラルネットワークを用いた半導体集積回路装置
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-237080
公開番号（公開出願番号）：特開平7-093277
出願日： 1993年09月24日
公開日（公表日）： 1995年04月07日
要約：
【要約】【構成】 本技術のニューラルネットワークの基本動作は、ニューロンの出力をパルス密度で、シナプス演算をパルス幅変調、各ニューロンに継る、シナプス演算結果の和を、シナプスセル出力のパルス幅変調信号をワイヤードORすることにより実現し、LSIとしてチップに構成できるシナプス結合数の大規模化を可能とする。【効果】 本発明は、アナログ量は、パルス密度とパルス幅で、表現することにより、耐雑音性、配線抵抗による信号減衰等の影響を受けにくく、パルス幅変調を簡単なアナログ回路で実現することにより、LSIとして搭載できるニューロン間の演算セルとなるシナプスセルを大規模にすることができる。
請求項（抜粋）：
複数のニューロンセルが各々シナプスセルを介して他のニューロンセルに結合されているニューラルネットワークを用いた半導体集積回路装置において、前記ニューロンセルが、各々CR回路の電圧値で保持されている内部状態値を有し、各々前記シナプスセルを介して入力されるパルス信号を第一の入力線である興奮性パスと第二の入力線である抑制性パスから受けとり、前記第一及び第二の入力線からの入力信号に応じ前記CR回路の内部状態を更新する前記CR回路に接続された電荷注入と電荷引き抜きの回路を有し、パルス幅一定のパルス信号を前記内部状態値に従い単位時間当たりのパルス数を制御しながら出力する発振制御回路と発振回路を有し、前記シナプスセルが、各々RAMで保持されるシナプス荷重値を有し、前記シナプス荷重値に従い、各々ニューロンセルから入力される個々のパルスをパルス幅変調するパルス幅変調回路を有し、各々シナプス荷重値が正の時はニューロンセルの第一の入力線である興奮性パスに前記パルス幅変調したパルス信号を出力し、シナプス荷重値が負の時はニューロンセルの第二の入力線である抑制性パス前記パルス幅変調したパルス信号を出力する興奮、抑制切替え回路を有することを特徴とするニューラルネットワークを用いた半導体集積回路装置。
IPC (3件)：
G06F 15/18 520
, G06G 7/60
, H01L 29/66
