低歪み増幅回路

発明者： ,
出願人/特許権者：
代理人 (1件)：安孫子勉
公報種別：公開公報
出願番号（国際出願番号）：特願平11-132118
公開番号（公開出願番号）：特開2000-323941
出願日： 1999年05月13日
公開日（公表日）： 2000年11月24日
要約：

【要約】【課題】消費電力の増大を伴うことなく出力信号の歪みを低減する。【解決手段】差動増幅回路100は、第1及び第2のトランジスタ1,2を中心として構成され、平衡増幅回路101の第3のトランジスタ3のベースには、第2のトランジスタ2のコレクタが、第4のトランジスタ4のベースには、第1のトランジスタ1のコレクタが、それぞれ接続される一方、第5のトランジスタ5のベースには、第2のトランジスタ2のエミッタが、第6のトランジスタ6のベースには、第1のトランジスタ1のエミッタが、それぞれ接続されて、第1及び第2のトランジスタ1,2が扱う電力が、平衡増幅回路101の4つのトランジスタ3〜6に分散されて、それによって、出力信号の歪みが低減されることとなるものである。

請求項（抜粋）：

入力信号を差動増幅する差動増幅回路と、前記差動増幅回路の出力信号を増幅する平衡増幅回路とを有してなり、前記差動増幅回路は、2つのトランジスタのコレクタ間に差動出力信号が得られるように構成されてなる一方、前記平衡増幅回路は、第3乃至第6のトランジスタを有してなり、第3及び第5のトランジスタが電源と平衡回路用第1の定電流源との間に直列接続され、第4及び第6のトランジスタが電源と平衡回路用第2の定電流源との間に直列接続され、前記第3のトランジスタのベースには、前記差動増幅回路の第2のトランジスタのコレクタが、前記第4のトランジスタのベースには、前記差動増幅回路の第1のトランジスタのコレクタが、それぞれ接続される一方、前記第5のトランジスタのベースには、前記差動増幅回路の第2のトランジスタのエミッタが、前記第6のトランジスタのベースには、前記差動増幅回路の第1のトランジスタのエミッタが、それぞれ接続され、前記第5及び第6のトランジスタのエミッタは、平衡回路用インピーダンス素子を介して接続され、前記第3のトランジスタと前記第5のトランジスタの接続点と、前記第4のトランジスタと前記第6のトランジスタの接続点とから増幅出力が得られるよう構成されてなることを特徴とする低歪み増幅回路。

IPC (2件)：

H03F 3/45 , H03F 1/32

FI (2件)：

H03F 3/45 Z , H03F 1/32

Fターム (31件)：

5J066AA01 , 5J066AA22 , 5J066CA21 , 5J066CA36 , 5J066FA01 , 5J066HA02 , 5J066HA10 , 5J066HA25 , 5J066HA29 , 5J066KA02 , 5J066KA05 , 5J066MA11 , 5J066ND01 , 5J066ND11 , 5J066ND25 , 5J066PD02 , 5J066TA02 , 5J090AA01 , 5J090AA22 , 5J090CA21 , 5J090CA36 , 5J090FA01 , 5J090GN01 , 5J090HA02 , 5J090HA10 , 5J090HA25 , 5J090HA29 , 5J090KA02 , 5J090KA05 , 5J090MA11 , 5J090TA02

前のページに戻る