特許

J-GLOBAL ID：200903094362744504

走査回路およびその駆動方法

発明者： 浅田 秀樹
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 内原 晋
公報種別：公開公報
出願番号（国際出願番号）：特願平3-279365
公開番号（公開出願番号）：特開平5-119741
出願日： 1991年10月25日
公開日（公表日）： 1993年05月18日
要約：

【要約】【目的】液晶ディスプレイ、密着型イメージセンサ等の周辺駆動回路に用いられる走査回路の高歩留まり化と高速化を目的とする。【構成】前段から送られてきた信号を入力信号とし、かつ互いに逆相の関係にある2個のクロック信号φ、φi で制御され、かつ次段への入力信号を出力信号とするクロックドインバータ101と、そのクロックドインバータの出力信号を入力信号とし、かつ前記2個オクロック信号で制御されるフィードバック回路102と、前記フィードバック回路の出力信号を入力信号とし、かつ前記2個のクロック信号のうち少なくとも一方のクロック信号で制御される出力バッファ回路103とで構成されたことを特徴とする走査回路である。

請求項（抜粋）：

トランジスタを集積して形成されたCMOSスタティック型走査回路において、前段から送られてきた信号を入力信号とし、かつ互いに逆相の関係にある2個のクロック信号で制御され、かつ次段への入力信号を出力信号とするクロックドインバータと、前記クロックドインバータの出力信号を入力信号とし、かつ前記2個のクロック信号で制御されるフィードバック回路と、前記フィードバック回路の出力信号を入力信号とし、かつ前記2個のクロック信号のうち少なくとも一方のクロック信号で制御される出力バッファ回路とで構成されたことを特徴とする走査回路。

IPC (2件)：

G09G 3/36 ,  G02F 1/133 505

引用特許：

審査官引用 (3件)

• 特開平2-257499
  
• 特開昭61-202399
  
• 特開昭59-223998