特許
J-GLOBAL ID:200903094368216763
プログラマブル集積回路
発明者:
,
,
,
,
,
出願人/特許権者:
,
,
代理人 (2件):
池内 寛幸 (外2名)
, 池内 寛幸 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平10-002442
公開番号(公開出願番号):特開平11-205125
出願日: 1998年01月08日
公開日(公表日): 1999年07月30日
要約:
【要約】【課題】 プログラマブル論理素子の論理構成用データを記憶及びロードするための効率的なメモリ構成を備えたプログラマブル集積回路を提供する。【解決手段】 プログラマブル集積回路は、プログラマブル論理素子101と強誘電体メモリ109を内蔵する。電源オン時に強誘電体メモリ101からプログラマブル論理素子101へ論理構成用データがロードされ、その後、強誘電体メモリ101はランダムアクセスメモリとして使用される。電源オフの直前に、プログラマブル論理素子101の論理構成用データが強誘電体メモリ101に書き戻される。強誘電体メモリ101は不揮発性メモリとして、非通電時に論理構成用データを保持する。
請求項(抜粋):
プログラマブル論理素子と強誘電体メモリを備え、非通電状態では前記強誘電体メモリに前記プログラマブル論理素子の論理構成用データが記憶され、通電状態では前記強誘電体メモリがランダムアクセスメモリとして使用されることを特徴とするプログラマブル集積回路。
IPC (4件):
H03K 19/177
, G11C 11/22
, G11C 14/00
, H03K 19/173 101
FI (4件):
H03K 19/177
, G11C 11/22
, H03K 19/173 101
, G11C 11/34 352 A
前のページに戻る