特許
J-GLOBAL ID：200903094369540084
可変論理集積回路
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
大日方 富雄
公報種別：公開公報
出願番号（国際出願番号）：特願平8-118620
公開番号（公開出願番号）：特開平9-307428
出願日： 1996年05月14日
公開日（公表日）： 1997年11月28日
要約：
【要約】 (修正有)【課題】 論理を階層構造化するとともに、結線情報の記憶のための素子としてSRAMセルとフューズの両者を併用することで、速度およびゲート使用効率と論理プログラムの柔軟性という互いに相反する特性を両立して実現可能なプログラマブル論理LSIを提供する。【解決手段】 論理LSIはアレイ状に配置された複数個の論理ブロック1と、これら論理要素1の間を縦横にそれぞれ十字状に交差する配線群2、3を有し、これら配線群2、3はその交差部分に配置されたクロスポイントスイッチ回路4によって縦方向と横方向のそれぞれ対応する線同士が接続可能にされているとともに、各論理ブロック1は同じくクロスポイントスイッチ回路5によって縦方向の配線群3と接続可能にされている。
請求項（抜粋）：
アレイ状に配列された複数個の可変論理ブロックを備えかつそれらの可変論理ブロック間をプログラマブルに結線可能な可変配線手段を有するプログラマブル論理LSIにおいて、各可変論理ブロックは更に論理規模の小さな論理要素を複数個配列させてなり、前記論理要素間をプログラマブルに接続するための配線手段を前記論理要素間に縦横に配置するとともに該配線手段には2つの配線要素間の断続を決定する第1のプログラマブルスイッチング要素を設けるとともに、前記論理ブロック間にはこれらの論理ブロック間をプログラマブルに接続するための配線手段を縦横に配置し該配線手段には2つの配線要素間の断続を決定する第2のプログラマブルスイッチング要素を設けたことを特徴とした可変論理回路。
IPC (3件)：
H03K 19/177
, H01L 21/82
, H03K 19/173 101
H03K 19/177
, H03K 19/173 101
, H01L 21/82 A
