特許

J-GLOBAL ID：200903094376395138

IDCT回路

発明者： 小山 政洋
出願人/特許権者： 日本ビクター株式会社
代理人 (1件)： 梶原 康稔
公報種別：公開公報
出願番号（国際出願番号）：特願平5-352576
公開番号（公開出願番号）：特開平7-200540
出願日： 1993年12月28日
公開日（公表日）： 1995年08月04日
要約：

【要約】【目的】 有効桁の増大を招くことなく、計算誤差を低減してその蓄積を防止することができるIDCT回路を提供する。【構成】 係数データは整数-固定小数点変換回路12に供給され、整数値から固定小数点表記に変換される。DC係数判定回路22では、DC係数の正負が判定される。この正負の判定結果はDC係数減算回路24に供給される。DC係数減算回路24には、固定小数点表記されたDC係数も入力されており、DC係数が正負のいずれ一方の場合にオフセット値の減算が行われる。オフセット付加後のDC係数はIDCT演算回路14に供給され、ここでIDCTの演算が行われる。

請求項（抜粋）：

DCT係数データを固定小数点に変換する固定小数点変換手段と、これによって変換されたデータに対してIDCT演算を行うIDCT演算手段とを備えたIDCT回路において、前記係数データ中のDC係数に応じて、前記固定小数点変換手段から供給されたDC係数にオフセットを付加するオフセット手段を備えたことを特徴とするIDCT回路。

IPC (6件)：

G06F 17/14 ,  G06T 1/00 ,  G06T 9/00 ,  H03M 7/30 ,  H04N 1/41 ,  H04N 7/30

FI (4件)：

G06F 15/332 S ,  G06F 15/66 M ,  G06F 15/66 330 H ,  H04N 7/133 Z