特許
J-GLOBAL ID：200903094378328187
薄膜トランジスタパネル
発明者：
,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平8-052693
公開番号（公開出願番号）：特開平8-240811
出願日： 1993年03月31日
公開日（公表日）： 1996年09月17日
要約：
【要約】【課題】 製造工程におけるアライメントずれにより薄膜トランジスタの特性が変動しても色の階調が同じ色でばらつかず、良質のカラー表示が常に得られるTFTパネルを提供する。【解決手段】 蛇行配線するデータラインLdから突出部LdaをゲートラインLgに平行に突出形成し、薄膜トランジスタ3をドレイン電極dとソース電極sがゲートラインLgと直交する方向並ぶように配置し、突出部Ldaと対応する薄膜トランジスタ3のドレイン電極dとを接続して、全ての薄膜トランジスタ3をドレイン電極dとソース電極sの並ぶ方向が一様になるようにする。
請求項（抜粋）：
透明基板上に、複数の画素電極を行方向および列方向に配列した画素電極群と、ゲート電極上に半導体層を介しドレイン電極とソース電極を所定間隔を保ち並設して形成され、前記画素電極群の各画素電極に前記ソース電極を介して夫々接続された複数の薄膜トランジスタと、前記画素電極群の各画素電極行にそれぞれ対応させて配線され対応する前記薄膜トランジスタのゲート電極に接続されてゲート信号を供給する複数のゲートラインと、前記画素電極群の各画素電極列にそれぞれ対応させて配線され前記薄膜トランジスタにデータ信号を供給する複数のデータラインとを形成してなり、かつ、同じデータラインに対応する各画素電極を、各行ごとに一方向と他方向とに交互にずらしてジグザグに配列し、前記データラインを、ジグザグに配列している画素電極列に対応させて蛇行配線するとともに、各薄膜トランジスタをソース電極とドレイン電極の並設方向が前記列方向に沿うように配置し、データラインに前記行方向に沿って突出する複数個の突出部を各薄膜トランジスタに対応させて形成し、各突出部を介してデータラインと該データラインに対応する各画素電極に配設された各薄膜トランジスタのドレイン電極とを接続したことを特徴とする薄膜トランジスタパネル。
IPC (2件)：
G02F 1/1343
, G02F 1/136 500
G02F 1/1343
, G02F 1/136 500
