特許
J-GLOBAL ID:200903094388557222

バツフア記憶制御方式

発明者:
出願人/特許権者:
代理人 (1件): 笹岡 茂 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平3-190731
公開番号(公開出願番号):特開平5-012124
出願日: 1991年07月04日
公開日(公表日): 1993年01月22日
要約:
【要約】【目的】 バッファ記憶装置(BS)へのアクセスにおけるTLB、アドレスアレイ(AA)の参照、ヒット判定のオ-バ-ヘッドを回避する。【構成】 前回の論理アドレス(LA)及び変換された物理アドレス(PA)のページ部分の保持手段11、12と、前回のLAと現在のLAがAAの同一エントリ内に存在するかどうかを判定する判定手段14と、該判定結果の入力によりBSへのアクセスタイミングを変更する変更手段15を設け、あらかじめBSには前記PAのページ部分と現在のLAの変位フィ-ルド部によってアドレスの先だしを行ない、判定結果が存在を示すとき、読出しの場合は先だしアドレスによりBSからデータを読出し、アクセス要求元に前記変更手段によりアクセス終了信号を送出し、書込みの場合は前記変更手段から出力されるアクセスタイミング信号によりBSの先だしアドレスにデータを書き込む。
請求項(抜粋):
論理アドレスを物理アドレスに変換するアドレス変換機能および論理アドレスから物理アドレスを連想するアドレス変換バッファ機構と、主記憶装置のデ-タの一部を保持するバッファ記憶装置および主記憶装置と前記バッファ記憶装置の対応を保持するアドレスアレイを有する仮想記憶システムにおいて、前回の論理アドレスおよび変換された物理アドレスのページフィ-ルド部を保持する保持手段を有し、該保持した論理アドレスと現在の論理アドレスを比較し、前回の論理アドレスと現在の論理アドレスが前記アドレスアレイの同一エントリ内に存在するかどうかを判定する判定手段と、該判定結果の入力により前記バッファ記憶装置へのアクセスタイミングを変更する変更手段を設け、あらかじめ前記バッファ記憶装置には前記保持した物理アドレスのページフィ-ルド部と現在の論理アドレスの変位フィ-ルド部によってアドレスの先だしを行ない、前記判定手段の判定結果が存在を示す場合に、前記先だししたアドレスによる前記バッファ記憶装置へのアクセスを前記変更手段の出力の下に行うようにしたことを特徴とするバッファ記憶制御方式。

前のページに戻る