特許
J-GLOBAL ID：200903094398337743
基板テスタ
発明者：
,
出願人/特許権者：
代理人 (1件)：
作田 康夫
公報種別：公開公報
出願番号（国際出願番号）：特願平11-261559
公開番号（公開出願番号）：特開2001-083204
出願日： 1999年09月16日
公開日（公表日）： 2001年03月30日
要約：
【要約】【課題】テスト時間の増大を最低限に抑えながら、抵抗値がふらつく断線検出方法を提供する。【解決手段】抵抗測定による導通テストを全てのネットに対して行なう。ここで、不良を検出した箇所のみを再度導通テスト実施する。このリテストでFAILであれば本物の断線不良と判定する。PASSの場合は半断線検出器を使用しての半断線テストを自動で実施し、PASSした場合には、最初の導通テストの結果が虚報であったと判定し、FAILであったら、半断線不良であると判定する。
請求項（抜粋）：
プローブピンを自在に動かし、基板上のパッドをコンタクトするフライングプローブ方式の基板テスト方法において、抵抗を測定することにより導通を検査し、基板上の配線の断線を検出する断線試験を行い、前記断線試験により断線を検出した場合には、断線が検出された断線部分のみに半断線を検出する半断線検査を行なうことを特徴とした基板テスト方法。
IPC (2件)：
FI (2件)：
Fターム (5件)：
2G014AA02
, 2G014AA13
, 2G014AB59
, 2G014AC09
, 2G014AC15
